系统工程师在研发简单的电子产品，例如传感器和传感器模块应用于时，他们所面对的根本性挑战为更加小的外形尺寸、卓越的功能、较佳的效能及更加较低的物料列表成本（BoM）。设计者可以使用具备较高统合密度的较小制程节点来削减晶方尺寸，同时也能用于先进设备的PCB技术来构建系统小型化。3DIC沦为增大传感器IC新解方对于更高系统统合度的市场需求持续减少，这不只促成传统的装配服务供货商，也推展半导体公司研发更加创意和更加先进设备的PCB技术。最不具前景且最不具挑战性的技术之一就是使用硅通孔（TSV）的三维积体（3DIC）。
3DIC技术现在已被普遍用作数字IC（例如，内存IC、影像传感器和其他组件的堆栈）中，其设计和生产方法早已在数字世界中获得成功证明。接下来，设计者要如何将3DIC技术顺利引入以仿真和混合讯号居多的的传感器IC中？在今日，回头在前面的仿真和混合讯号IC开发商已开始意识到使用仿真3DIC设计的确能带给实质益处。
智能传感器和传感器模块产品瞄准工业4．0、智能城市或物联网（IoT）中的各种应用于。在各种芯片堆栈技术中，TSV和背面新的布局层（BRDL）能用来替代传统金线黏合，此技术的用处很大。
3D积体技术，尤其是来自领导晶圆代工业者的类似仿真TSV技术，在融合正面或背面新的布局层（RDL）后，由于点对点更加较短且能构建更高的统合度，因此能以更加小的占板面积获取更加多功能。尤其是小尺寸的TSVPCB技术（总高度在0．32mm范围内）能解决问题智能手表或智能眼镜等穿着式装置的的小尺寸市场需求。
在有所不同的芯片或技术人组中，TSV技术还能获取更高水平的灵活性度，例如使用45奈米制程的数字芯片中的芯片至芯片堆栈，以及在仿真晶圆（例如180nm）中，微机电（MEMS）组件或光传感器和光电二极管数组的堆栈，这只是其中的几个例子。仿真3DIC技术一般来说是利用修建芯片正面到IC背面的电气相连来构建传感器应用于。在许多传感器应用于，例如光学、化学、气体或压力传感器中，感测区域是位在CMOS外侧（晶圆的顶端）。
芯片和导线架之间最常用的相连是打线黏合（Wirebonding）（图1）。无论是用于塑料PCB，或是将裸片必要黏合在印刷电路（PCB）或软性电路板上，对于某些不会将感测区域曝露出来的应用于而言，打线黏合并非理想的解决方案。使用专业晶圆代工业者的专有TSV技术，可以利用TSV、背面RDL和芯片级PCB（WLCSP）（图2）来替代打线。
图1使用标准打线黏合的传感器芯片。图2使用TSV背面相连的传感器芯片。
本文关键词：米乐m6,挑战,更小,尺寸,3DIC,技术,在,传感器,中,如何
本文来源：米乐m6-www.nghuakang.com
